องค์กร PCI-SIG ได้ประกาศเปิดตัวมาตรฐานข้อกำหนด PCIe 6.0 v1.0 อย่างเป็นทางการ ซึ่งถือเป็นการเสร็จสมบูรณ์แล้ว
สืบเนื่องจากมาตรฐานเดิม ความเร็วแบนด์วิดท์ยังคงเพิ่มขึ้นเป็นสองเท่า สูงสุด 128GB/s (ทิศทางเดียว) ที่ x16 และเนื่องจากเทคโนโลยี PCIe รองรับการรับส่งข้อมูลแบบสองทิศทางแบบฟูลดูเพล็กซ์ จึงมีอัตราความเร็วรวมแบบสองทางอยู่ที่ 256GB/s ตามแผน จะมีตัวอย่างเชิงพาณิชย์ออกมาภายใน 12 ถึง 18 เดือนหลังจากการประกาศมาตรฐาน ซึ่งก็คือประมาณปี 2023 ซึ่งควรจะอยู่บนแพลตฟอร์มเซิร์ฟเวอร์ก่อน PCIe 6.0 จะพร้อมใช้งานภายในสิ้นปีนี้ โดยมีแบนด์วิดท์ 256GB/s
กลับมาที่ตัวเทคโนโลยี PCIe 6.0 ถือเป็นการเปลี่ยนแปลงครั้งใหญ่ที่สุดในประวัติศาสตร์เกือบ 20 ปีของ PCIe พูดตรงๆ ก็คือ PCIe 4.0/5.0 เป็นเพียงการปรับเปลี่ยนเล็กน้อยจาก 3.0 เช่น การเข้ารหัส 128b/130b ที่ใช้ NRZ (Non-Return-to-Zero)
PCIe 6.0 เปลี่ยนไปใช้การส่งสัญญาณ AM แบบพัลส์ PAM4 การเข้ารหัสแบบ 1B-1B โดยสัญญาณเดียวสามารถมีสถานะการเข้ารหัสได้สี่สถานะ (00/01/10/11) ซึ่งเพิ่มขึ้นเป็นสองเท่า ทำให้สามารถรองรับความถี่ได้สูงสุดถึง 30GHz อย่างไรก็ตาม เนื่องจากสัญญาณ PAM4 มีความเปราะบางกว่า NRZ จึงมาพร้อมกับกลไกการแก้ไขข้อผิดพลาดแบบส่งต่อ FEC เพื่อแก้ไขข้อผิดพลาดของสัญญาณในการเชื่อมต่อและรับรองความสมบูรณ์ของข้อมูล
นอกจาก PAM4 และ FEC แล้ว เทคโนโลยีหลักสุดท้ายใน PCIe 6.0 คือการใช้การเข้ารหัส FLIT (Flow Control Unit) ในระดับลอจิคัล อันที่จริงแล้ว FLIT ของ PAM4 ไม่ใช่เทคโนโลยีใหม่ ในปัจจุบันมีการใช้อีเธอร์เน็ตความเร็วสูงพิเศษ 200G+ มานานแล้ว แต่ PAM4 ไม่สามารถโปรโมตในวงกว้างได้ ด้วยเหตุผลที่ว่าค่าใช้จ่ายของเลเยอร์ทางกายภาพสูงเกินไป
นอกจากนี้ PCIe 6.0 ยังคงเข้ากันได้กับรุ่นก่อนหน้า
PCIe 6.0 ยังคงเพิ่มแบนด์วิดท์ I/O เป็นสองเท่าเป็น 64GT/s ตามธรรมเนียม ซึ่งใช้กับแบนด์วิดท์ PCIe 6.0X1 แบบทิศทางเดียวจริงที่ 8GB/s, PCIe 6.0×16 แบบทิศทางเดียวที่ 128GB/s และ PCIe 6.0×16 แบบสองทิศทางที่ 256GB/s SSD PCIe 4.0 x4 ซึ่งใช้กันอย่างแพร่หลายในปัจจุบัน จำเป็นต้องใช้ PCIe 6.0 x1 เท่านั้น
PCIe 6.0 จะยังคงใช้การเข้ารหัส 128b/130b ซึ่งเปิดตัวในยุค PCIe 3.0 ต่อไป นอกจาก CRC ดั้งเดิมแล้ว ที่น่าสนใจคือโปรโตคอลช่องสัญญาณใหม่นี้ยังรองรับการเข้ารหัส PAM-4 ที่ใช้ใน Ethernet และ GDDR6x แทนที่ PCIe 5.0 NRZ อีกด้วย สามารถบรรจุข้อมูลได้มากขึ้นในช่องสัญญาณเดียวภายในระยะเวลาเท่ากัน รวมถึงกลไกการแก้ไขข้อผิดพลาดข้อมูลแบบ Forward Error Correction (FEC) ที่มีความหน่วงต่ำ ซึ่งทำให้การเพิ่มแบนด์วิดท์เป็นไปได้และเชื่อถือได้
หลายคนอาจสงสัยว่าแบนด์วิดท์ PCIe 3.0 มักจะถูกใช้ไม่หมด แล้ว PCIe 6.0 จะมีประโยชน์อะไร? ด้วยแอปพลิเคชันที่ต้องการข้อมูลจำนวนมากขึ้น รวมถึงปัญญาประดิษฐ์ ช่องสัญญาณ IO ที่มีอัตราการส่งข้อมูลที่เร็วกว่าจึงกลายเป็นที่ต้องการของลูกค้าในตลาดมืออาชีพมากขึ้นเรื่อยๆ และเทคโนโลยี PCIe 6.0 ที่มีแบนด์วิดท์สูงสามารถปลดล็อกประสิทธิภาพของผลิตภัณฑ์ที่ต้องการแบนด์วิดท์ IO สูงได้อย่างเต็มที่ ซึ่งรวมถึงตัวเร่งความเร็ว การเรียนรู้ของเครื่อง และแอปพลิเคชัน HPC PCI-SIG ยังหวังที่จะได้รับประโยชน์จากอุตสาหกรรมยานยนต์ที่กำลังเติบโต ซึ่งเป็นจุดสำคัญของเซมิคอนดักเตอร์ และกลุ่ม PCI-Special Interest Group ได้จัดตั้งกลุ่มทำงานด้านเทคโนโลยี PCIe ใหม่ขึ้น เพื่อมุ่งเน้นวิธีการเพิ่มการนำเทคโนโลยี PCIe มาใช้ในอุตสาหกรรมยานยนต์ เนื่องจากความต้องการแบนด์วิดท์ที่เพิ่มขึ้นของระบบนิเวศ อย่างไรก็ตาม เนื่องจากไมโครโปรเซสเซอร์ GPU อุปกรณ์ IO และพื้นที่จัดเก็บข้อมูลสามารถเชื่อมต่อกับช่องสัญญาณข้อมูล PC เพื่อรับการรองรับอินเทอร์เฟซ PCIe 6.0 ผู้ผลิตเมนบอร์ดจึงจำเป็นต้องระมัดระวังเป็นพิเศษในการจัดวางสายเคเบิลที่สามารถรองรับสัญญาณความเร็วสูง และผู้ผลิตชิปเซ็ตก็จำเป็นต้องเตรียมการที่เกี่ยวข้องด้วยเช่นกัน โฆษกของ Intel ปฏิเสธที่จะระบุว่าจะมีการรองรับ PCIe 6.0 สำหรับอุปกรณ์เมื่อใด แต่ยืนยันว่า Alder Lake สำหรับผู้บริโภค และ Sapphire Rapids และ Ponte Vecchio ฝั่งเซิร์ฟเวอร์จะรองรับ PCIe 5.0 NVIDIA ก็ปฏิเสธที่จะระบุว่า PCIe 6.0 จะเปิดตัวเมื่อใด อย่างไรก็ตาม BlueField-3 Dpus สำหรับศูนย์ข้อมูลรองรับ PCIe 5.0 แล้ว PCIe Spec ระบุเพียงฟังก์ชัน ประสิทธิภาพ และพารามิเตอร์ที่จำเป็นต้องนำไปใช้ในเลเยอร์ทางกายภาพ แต่ไม่ได้ระบุวิธีการนำไปใช้ กล่าวอีกนัยหนึ่งคือ ผู้ผลิตสามารถออกแบบโครงสร้างเลเยอร์ทางกายภาพของ PCIe ได้ตามความต้องการและเงื่อนไขการใช้งานจริงของตนเอง เพื่อให้มั่นใจถึงประสิทธิภาพการทำงาน! ผู้ผลิตสายเคเบิลสามารถใช้พื้นที่ได้มากขึ้น!
เวลาโพสต์: 4 ก.ค. 2566
