ข้อมูลเบื้องต้นเกี่ยวกับข้อกำหนด PCIe 5.0

• ข้อมูลเบื้องต้นเกี่ยวกับข้อกำหนด PCIe 5.0

ข้อกำหนด PCIe 4.0 เสร็จสมบูรณ์ในปี 2017 แต่แพลตฟอร์มผู้บริโภคไม่รองรับจนกระทั่งซีรีส์ Rydragon 3000 ขนาด 7 นาโนเมตรของ AMD และก่อนหน้านี้มีเพียงผลิตภัณฑ์ เช่น ซูเปอร์คอมพิวเตอร์ อุปกรณ์จัดเก็บข้อมูลความเร็วสูงระดับองค์กร และอุปกรณ์เครือข่ายที่ใช้เทคโนโลยี PCIe 4.0แม้ว่าเทคโนโลยี PCIe 4.0 จะยังไม่ได้ถูกนำมาใช้ในวงกว้าง แต่องค์กร PCI-SIG ได้พัฒนา PCIe 5.0 ที่เร็วขึ้นมาเป็นเวลานานแล้ว อัตราสัญญาณเพิ่มขึ้นสองเท่าจากปัจจุบัน 16GT/s เป็น 32GT/s แบนด์วิดท์สามารถเข้าถึง 128GB/ s และข้อกำหนดเวอร์ชัน 0.9/1.0 เสร็จสมบูรณ์แล้วข้อความมาตรฐาน PCIe 6.0 เวอร์ชัน v0.7 ได้ถูกส่งไปยังสมาชิกแล้ว และการพัฒนามาตรฐานก็เป็นไปตามแผนอัตราพินของ PCIe 6.0 เพิ่มขึ้นเป็น 64 GT/s ซึ่งมากกว่า PCIe 3.0 ถึง 8 เท่า และแบนด์วิดท์ในช่อง x16 สามารถมีขนาดใหญ่กว่า 256GB/sกล่าวอีกนัยหนึ่ง ความเร็วปัจจุบันของ PCIe 3.0 x8 ต้องใช้ PCIe 6.0 ช่องเดียวเท่านั้นจึงจะบรรลุผลสำหรับเวอร์ชัน 0.7 นั้น PCIe 6.0 ได้บรรลุคุณสมบัติส่วนใหญ่ที่ประกาศไว้ตั้งแต่แรก แต่การใช้พลังงานยังคงได้รับการปรับปรุงเพิ่มเติมd และมาตรฐานได้เปิดตัวอุปกรณ์กำหนดค่าพลังงาน L0p ใหม่แน่นอนว่าหลังจากการประกาศในปี 2021 PCIe 6.0 จะวางจำหน่ายเชิงพาณิชย์ในปี 2023 หรือ 2024 อย่างเร็วที่สุดตัวอย่างเช่น PCIe 5.0 ได้รับการอนุมัติในปี 2019 และตอนนี้ก็มีเพียงกรณีการใช้งานเท่านั้น

เมื่อเทียบกับข้อกำหนดมาตรฐานก่อนหน้านี้ ข้อมูลจำเพาะของ PCIe 4.0 มาค่อนข้างช้าข้อมูลจำเพาะ PCIe 3.0 เปิดตัวในปี 2010 7 ปีหลังจากการเปิดตัว PCIe 4.0 ดังนั้นอายุการใช้งานของข้อกำหนด PCIe 4.0 อาจสั้นโดยเฉพาะอย่างยิ่ง ผู้จำหน่ายบางรายได้เริ่มออกแบบอุปกรณ์ฟิสิคัลเลเยอร์ PCIe 5.0 PHY

องค์กร PCI-SIG คาดว่าทั้งสองมาตรฐานจะอยู่ร่วมกันเป็นระยะเวลาหนึ่ง และ PCIe 5.0 ส่วนใหญ่จะใช้กับอุปกรณ์ประสิทธิภาพสูงที่มีความต้องการปริมาณงานที่สูงขึ้น เช่น Gpus สำหรับ AI อุปกรณ์เครือข่าย และอื่นๆ ซึ่งหมายความว่า PCIe 5.0 มีแนวโน้มที่จะปรากฏในศูนย์ข้อมูล เครือข่าย และสภาพแวดล้อม HPC มากขึ้นอุปกรณ์ที่มีความต้องการแบนด์วิธน้อยกว่า เช่น เดสก์ท็อป สามารถใช้ PCIe 4.0 ได้

สำหรับ PCIe 5.0 อัตราสัญญาณเพิ่มขึ้นจาก PCIe 4.0′s 16GT/s เป็น 32GT/s โดยยังคงใช้การเข้ารหัส 128/130 และแบนด์วิดท์ x16 เพิ่มขึ้นจาก 64GB/s เป็น 128GB/s

นอกเหนือจากการเพิ่มแบนด์วิธเป็นสองเท่าแล้ว PCIe 5.0 ยังนำเสนอการเปลี่ยนแปลงอื่นๆ การเปลี่ยนแปลงการออกแบบทางไฟฟ้าเพื่อปรับปรุงความสมบูรณ์ของสัญญาณ ความเข้ากันได้แบบย้อนหลังกับ PCIe และอื่นๆ อีกมากมายนอกจากนี้ PCIe 5.0 ยังได้รับการออกแบบด้วยมาตรฐานใหม่ที่ลดความหน่วงและการลดทอนสัญญาณในระยะทางไกล

องค์กร PCI-SIG คาดว่าจะเสร็จสิ้นข้อกำหนดเวอร์ชัน 1.0 ในไตรมาสที่ 1 ของปีนี้ แต่สามารถพัฒนามาตรฐานได้ แต่ไม่สามารถควบคุมได้ว่าจะแนะนำอุปกรณ์เทอร์มินัลออกสู่ตลาดเมื่อใด และคาดว่า PCIe 5.0 ตัวแรก อุปกรณ์ต่างๆ จะเปิดตัวในปีนี้และผลิตภัณฑ์อื่นๆ จะปรากฏขึ้นในปี 2020 อย่างไรก็ตาม ความต้องการความเร็วที่สูงขึ้นทำให้ตัวมาตรฐานต้องกำหนด PCI Express รุ่นต่อไปเป้าหมายของ PCIe 5.0 คือการเพิ่มความเร็วของมาตรฐานในเวลาที่สั้นที่สุดดังนั้น PCIe 5.0 จึงได้รับการออกแบบเพื่อเพิ่มความเร็วเป็นมาตรฐาน PCIe 4.0 โดยไม่มีคุณสมบัติใหม่ที่สำคัญอื่นใด

ตัวอย่างเช่น PCIe 5.0 ไม่รองรับสัญญาณ PAM 4 และมีเพียงคุณสมบัติใหม่ที่จำเป็นในการเปิดใช้งานมาตรฐาน PCIe เพื่อรองรับ 32 GT/s ในเวลาอันสั้นที่สุดเท่าที่จะเป็นไปได้

ความท้าทายด้านฮาร์ดแวร์

ความท้าทายที่สำคัญในการเตรียมผลิตภัณฑ์เพื่อรองรับ PCI Express 5.0 จะเกี่ยวข้องกับความยาวของช่องสัญญาณยิ่งอัตราสัญญาณเร็วเท่าไร ความถี่พาหะของสัญญาณที่ส่งผ่านบอร์ด PC ก็จะยิ่งสูงขึ้นเท่านั้นความเสียหายทางกายภาพสองประเภทจำกัดขอบเขตที่วิศวกรสามารถเผยแพร่สัญญาณ PCIe:

· 1. การลดทอนของช่องสัญญาณ

· 2. การสะท้อนที่เกิดขึ้นในช่องเนื่องจากความไม่ต่อเนื่องของอิมพีแดนซ์ในพิน ขั้วต่อ รูทะลุ และโครงสร้างอื่น ๆ

ข้อมูลจำเพาะ PCIe 5.0 ใช้ช่องสัญญาณที่มีการลดทอน -36dB ที่ 16 GHzความถี่ 16 GHz แสดงถึงความถี่ Nyquist สำหรับสัญญาณดิจิทัล 32 GT/sตัวอย่างเช่น เมื่อสัญญาณ PCIe5.0 เริ่มทำงาน อาจมีแรงดันไฟฟ้าระหว่างจุดสูงสุดถึงจุดสูงสุดโดยทั่วไปที่ 800 mVอย่างไรก็ตาม หลังจากผ่านช่องสัญญาณ -36dB ที่แนะนำ ความคล้ายคลึงกับตาที่เปิดไว้จะหายไปเฉพาะการใช้การปรับสมดุลตามตัวส่งสัญญาณ (การลดการเน้นเสียง) และการปรับสมดุลตัวรับ (การรวมกันของ CTLE และ DFE) เท่านั้นที่สามารถส่งสัญญาณ PCIe5.0 ผ่านช่องสัญญาณของระบบและได้รับการตีความอย่างแม่นยำโดยตัวรับความสูงสายตาขั้นต่ำที่คาดหวังของสัญญาณ PCIe 5.0 คือ 10mV (หลังการปรับสมดุล)แม้จะมีเครื่องส่งสัญญาณที่มีความกระวนกระวายใจต่ำเกือบสมบูรณ์แบบ การลดทอนสัญญาณลงอย่างมากจะช่วยลดความกว้างของสัญญาณจนถึงจุดที่ความเสียหายของสัญญาณประเภทอื่นๆ ที่เกิดจากการสะท้อนและสัญญาณข้ามสามารถปิดได้เพื่อฟื้นฟูสายตา